目前手上一個項目需要使用ADC對一路傳感器的電壓做到精確采樣，目標(biāo)是±1mv，我目前實現(xiàn)的方法如下：

1. 先對兩個ADC通道進(jìn)行校準(zhǔn)，分別保存下各個通道的校準(zhǔn)偏差。

2. 兩個ADC對內(nèi)部參考電壓（Vrefint）進(jìn)行多次測量，取校準(zhǔn)后的平均值，然后分別保存。

3. ADC1對目標(biāo)傳感器的外部通道進(jìn)行多次測量，取校準(zhǔn)后的平均值。

4. 根據(jù)公式計算出目標(biāo)電壓（Vtarget = Ntarget * Vrefint / Nrefint）

   1. Vtarget 是計算出的目標(biāo)傳感器的電壓

   2. Ntarget是第3步ADC1采樣后的平均校準(zhǔn)值

   3. Vrefint是內(nèi)部參考電壓，固定是1200

   4. Nrefint是第2步內(nèi)部參考電壓的采樣后的平均校準(zhǔn)值

      
      

另外ADC2通道會根據(jù)ADC1通道采樣出來的目標(biāo)粗電壓范圍進(jìn)行PGA增益的調(diào)整再采樣：

如果ADC1計算出來的目標(biāo)電壓小于800mv，那么ADC2的PGA配置為4倍模式，再采樣然后/4計算出目標(biāo)電壓。

如果ADC1計算出來的目標(biāo)電壓小于200mv，那么ADC2的PGA配置為16倍模式，再采樣然后/16計算出目標(biāo)電壓。

如果ADC1計算出來的目標(biāo)電壓小于50mv，那么ADC2的PGA配置為64倍模式，再采樣然后/64計算出目標(biāo)電壓。

但是這樣計算出來發(fā)現(xiàn)誤差還是比較大，ADC1的差不多有±10mv，ADC2的也有±5mv，請問還有沒有別的手段提高采樣的精度？

您好，

????????

????????傳感器信號是怎樣的呢，比如是否是快速變化的？芯片供電是怎么樣的，比如有沒有單獨給模擬部分供電？供電電壓是否存在較大的波動？

????????如果對采樣率要求不高，可以適當(dāng)調(diào)整采樣時間，另要注意書手冊中對外部阻抗的要求。

????????按您對電壓的分檔來看，傳感器輸出信號有較小的情況，建議使用運(yùn)放就近對信號進(jìn)行放大，將傳感器電壓放大到Vdda/2左右，減小外部干擾對原始信號的影響。

你好, 傳感器是PD(光電二極管), 短期內(nèi)比較穩(wěn)定, 不會有大的變化.

MCU型號是CH32V203F8P6, 這款MCU好像沒有單獨的模擬部分供電的引腳吧.

供電是3.3V LDO輸出的, 有不少濾波電容, 電壓沒有大的波動.

我的需求對ADC的采樣速度是要求不高, 但對精度要求較高.

目前MCU配置是使用HSI 96MHz的輸入時鐘, ADCCLK是8分頻, 采樣周期是239.5

關(guān)于ADC的速率有個疑問:

一個是ADCCLK, 還有就是采樣周期,分別是用下面的代碼去配置的:

RCC_ADCCLKConfig(RCC_PCLK2_Div8);
ADC_RegularChannelConfig(ADC1,?ADC_Channel_8,???1,?ADC_SampleTime_239Cycles5);

請問這兩個配置主要影響哪些參數(shù)? 看了DS, 只寫了采樣周期好像會影響最大外部阻抗.

"按您對電壓的分檔來看，傳感器輸出信號有較小的情況，建議使用運(yùn)放就近對信號進(jìn)行放大，將傳感器電壓放大到Vdda/2左右，減小外部干擾對原始信號的影響。"

關(guān)于使用運(yùn)放的疑問, MCU的ADC不是內(nèi)部集成了PGA, 為何還需要使用運(yùn)放對小信號進(jìn)行放大呢, 是因為OPA比PGA精度更高嗎?

傳感器的采樣電路原理大致如上, MCU在Vsense處對PD的輸出電壓進(jìn)行采樣,并計算出光功率.

您好，

????????首先回答您關(guān)于ADC時鐘配置的疑問，在數(shù)據(jù)手冊中ADC的時鐘最大不超過14MHz，其時鐘是由APB2總線提供。例如在system_ch32v20x.c文件中，配置系統(tǒng)主頻為96MHz，APB2總線不分頻，即APB2頻率為96MHz。使用RCC_ADCCLKConfig函數(shù)，將APB2時鐘8分頻提供給ADC，可滿足ADC時鐘最大不超過14MHz的要求。

????????ADC_RegularChannelConfig函數(shù)中，ADC_SampleTime_239Cycles5參數(shù)配置的是ADC單次采樣所花費的時間，即采樣時間=采樣周期*ADC時鐘頻率，因此采樣周期越長，采樣時間也越長。數(shù)據(jù)手冊采樣周期與外部阻抗的關(guān)系中，采樣周期71.5與239.5時，對外部阻抗不做限制。

? ? ? ? 選擇什么樣的方式處理信號，與芯片內(nèi)OPA、PGA精度并無關(guān)系。建議使用獨立運(yùn)放（注意我講的是獨立運(yùn)放）的原因在于減小外部干擾的影響，這樣小的信號在傳輸至ADC前會極大的受到外界的干擾，ADC很難分辨出什么是噪聲什么是信號本身，就近將信號進(jìn)行放大處理可以有效的規(guī)避該問題。光電器件我不了解，應(yīng)該是有跨阻放大器一類的作為前級信號處理，這一塊的設(shè)計需要自行開發(fā)設(shè)計。如果您在芯片的使用過程中還有其他問題，可以發(fā)送郵件與我聯(lián)系。郵箱：lbw@wch.cn