? ? /*? PLL configuration: PLLCLK = HSI * 6 = 48 MHz */

? ? RCC->CFGR0 &= (uint32_t)((uint32_t)~(RCC_PLLSRC | RCC_PLLXTPRE | RCC_PLLMULL));

#ifdef CH32V30x_D8

? ? RCC->CFGR0 |= (uint32_t)(RCC_PLLSRC_HSI_Div2 | RCC_PLLMULL6);

#else

? ? RCC->CFGR0 |= (uint32_t)(RCC_PLLSRC_HSI_Div2 | RCC_PLLMULL6_EXTEN);

#endif

wch 提供的例子:? RCC_PLLSRC_HSI_Div2? RCC_PLLMULL6 為什么不是? HSI/2*6

而是 HSI*6

你好，您這里配置的并不是HSI二分頻，配置HSI二分頻/不分頻作為PLL輸入時鐘的寄存器在擴展寄存器中，例程默認HSI不分頻作為PLL輸入時鐘。而上面的DIV2指的是選擇HSI不分頻或2分頻送入PLL,具體可看下RM手冊RCC-CFGR0寄存器。