我在往CH365開發(fā)板的CPLD（型號(hào)：EPM570T144C5）中燒寫程序后，將開發(fā)板插入PCI插槽，電腦檢測不到開發(fā)板了，在硬件設(shè)備管理器中也看不到；但是重新燒寫別的程序后，電腦就又能檢測到開發(fā)板了（試了好幾次），不知道為什么，求大神指教！我燒寫的有問題程序如下：
module MAX(clk,LA,ld,ins,FPGA_TR1,FPGA_TR2,io_rd);
input clk;
input io_rd;
inout reg[7:0]ld;
input[1:0]LA;
output reg[31:0] ins;
output FPGA_TR1,FPGA_TR2;
reg [31:0] data_reg;
reg [31:0] data_reg2;
reg io_rd_0;
assign FPGA_TR1=1'b1;
assign FPGA_TR2=1'b1;
always@(posedge clk)
?begin
? io_rd_0<=io_rd;
? if(~io_rd&io_rd_0)
begin
case(LA[1:0])
2'b00:
begin?
data_reg2[7:0]<=ins[7:0];ld[7:0]=data_reg2[7:0];
end
2'b01:
begin?
data_reg2[15:8]<=ins[7:0];ld[7:0]=data_reg2[15:8];
end
2'b10:
begin?
data_reg2[23:16]<=ins[7:0];ld[7:0]=data_reg2[23:16];
end
2'b11:
begin?
data_reg2[31:24]<=ins[7:0];ld[7:0]=data_reg2[31:24];
end
endcase
end
end
endmodule
引腳配置：clk為CPLD的全局時(shí)鐘，io_rd（pin75）與CH365的PCI_IORD,LA[1:0]與CH365的地址線A[1:0],ld[7:0]與數(shù)據(jù)線D[7:0]。
程序編譯也沒有錯(cuò)誤，但燒寫進(jìn)去就檢測不到開發(fā)板了，求指教?。。?/p>
