RF_PHY例程，發(fā)送端發(fā)送數(shù)據(jù)包，在1米內(nèi)接收端有時候完全接收不到，這種是正常的現(xiàn)象嗎？

導(dǎo)致這個情況的原因是什么，有沒有改善的方法呢？

需要查看環(huán)境，如果是相對空闊環(huán)境則不正常。

建議使用開發(fā)板和EVT例程進(jìn)行測試，排查軟件和硬件干擾?？赡苁翘炀€繪制不好導(dǎo)致，或者代碼收發(fā)處理問題。

環(huán)境無論是在哪個地方都會出現(xiàn)這種情況.

天線采用的是貼片天線.

用自己的板子，1個發(fā)2個收，有時候一個完全沒收到，另一個就能收到.沒收到的那個RF_2G4StatusCallBack函數(shù)完全沒被觸發(fā)

這該怎么處理呢？

針對完全沒有接收的板子進(jìn)行測試，可以燒錄peripheral例程，查看藍(lán)牙連接數(shù)據(jù)收發(fā)是否正常。

比如發(fā)50次就會有幾次收不到，RF_2G4StatusCallBack函數(shù)都沒被觸發(fā)

如果不做握手/應(yīng)答，2.4G RF是無法確保當(dāng)前發(fā)出的包能成功被對方接收到的，最好是在應(yīng)用層做超時/丟包重傳機(jī)制。

常見的丟包原因：

①軟件因素：MCU需要及時釋放以接收RF包，如果代碼中持續(xù)阻塞較長時間，可能導(dǎo)致連續(xù)發(fā)來的RF包收不到（如連續(xù)寫大量flash；連續(xù)打印大量日志；中斷服務(wù)函數(shù)中占用時間長；TMOS事件中運(yùn)算邏輯時間開銷大等等）。
②硬件因素：天線設(shè)計(jì)不良，影響發(fā)射功率/接收靈敏度?？梢試L試在MCU的ANT引腳處，焊接同軸天線，做交叉對比測試。

外圍電路設(shè)計(jì)不良，MCU底部的GND焊接不良；MCU的電源引腳，外置的退耦電容接地的焊盤，走PCB接到MCU底部GND焊盤的路徑要足夠短；32M晶振的頻偏過大?？梢杂猛环荽a+我司開發(fā)板，做交叉對比測試。
硬件設(shè)計(jì)參考博客：CH582M 原理圖設(shè)計(jì) - debugdabiaoge - 博客園

③環(huán)境因素：環(huán)境遮擋/金屬頻閉/同頻干擾。檢查接收端收包的信號強(qiáng)度，如果信號強(qiáng)度弱/有波動，會影響丟包率?？梢試L試換個晴朗空曠的場地做交叉對比測試。