LinkE提供了一個JTAG模式，手冊上介紹的比較少，只有一個用openocd燒錄Xilinx芯片的例子，請問是否可以支持其它更多芯片，比如Altera的FPGA，TI的DSP。
我這里有個項目之前用的FT2232HL和CPLD來實現(xiàn)JTAG接口，評估了下感覺可以用CH32V305FBP6單芯片來實現(xiàn)，成本停機(jī)靈活性都有很大提升，請問是否有CH32V305FBP6的JTAG參考設(shè)計？
另外LineE的高速JTAG模式TCK時鐘最高可以到多少MHz？
您好，關(guān)于你的問題：
1、理論是支持的，只要芯片支持JTAG下載協(xié)議且?guī)в蠮TAG接口應(yīng)該都是沒問題的，但目前只測試了手冊介紹的這一款芯片；
2、此處參考設(shè)計若是指LinkE的原理圖的話，是有的，下載鏈接如下：
http://m.findthetime.net/downloads/WCH-LinkSCH_PDF.html
3、 TCK時鐘最大可以達(dá)到30MHz。
若你要做JTAG下載器的話，推薦你使用CH347，CH347是一款高速USB轉(zhuǎn)接芯片，通過USB總線提供JTAG接口、SPI接口、串口等，下面鏈接是對CH347的具體介紹，可以看一下。后面若有問題，可郵箱（lzs@wch.cn）溝通。
?
LinkE原理圖我之前早就看過，并且重新設(shè)計了LinkE的PCB。目前我已經(jīng)重新設(shè)計了LinkE的Bootloader，你們原來的bootloader只占用了8kB空間，缺點是升級要借助專用的PC軟件。我的是通用的。LinkE本身的硬件很簡單，沒有什么可以講的，實現(xiàn)JTAG難點在軟件。
CH347的資料我發(fā)帖咨詢前已經(jīng)仔細(xì)看過了，因為原來的方案還使用FT2232HL的GPIO和CPLD有些邏輯控制，CH347本身并沒有提供并口，因此無法實現(xiàn)。即使有并口GPIO，使用CH347的問題時還要外掛一個CPLD芯片，會增加額外的成本和復(fù)雜度，而使用CH32V305FBP6就可以完全用軟件來實現(xiàn)，成本更低也更靈活。
我之前用CH552和CH573都實現(xiàn)了JTAG，用在ALTERA的FPGA下載上，按我的優(yōu)化經(jīng)驗，靠軟件TCK達(dá)到30M完全是不可能的，靠SPI硬件優(yōu)化，到30M或許能實現(xiàn)，但是抗干擾性能很差，幾乎沒有實用性。
